



摘要：

在伯恩斯坦看来， τ 定律的核心逻辑在于，将优化目标从晶体管物理面积转向信号延迟，通过在晶体管、电路、芯片、系统四个层级协同压缩时间常数 τ ，实现跨越摩尔定律约束的性能增长。这一框架为中国半导体产业提供了可预期、可扩展的技术路线图，使其得以在EUV约束下持续迭代、逐步缩短与全球领先者的差距。

华为在2026年国际电路与系统大会（ISCAS 2026）上正式发布" τ 缩放定律"（Tau Scaling Law，又称韬定律），提出以压缩时间常数 τ 取代晶体管几何微缩，作为芯片性能提升的新驱动范式，为国产半导体在不依赖EUV光刻机的前提下实现持续性能跃升，提供了一套完整的技术路线图。

在伯恩斯坦看来，这一突破堪称国产芯片领域的"DeepSeek时刻"。 τ 定律的核心逻辑在于，将优化目标从晶体管物理面积转向信号延迟，通过在晶体管、电路、芯片、系统四个层级协同压缩时间常数 τ ，实现跨越摩尔定律约束的性能增长。伯恩斯坦指出，这一框架为中国半导体产业提供了可预期、可扩展的技术路线图，使其得以在EUV约束下持续迭代、逐步缩短与全球领先者的差距。

根据官方披露，华为通过名为"LogicFolding"的先进封装技术，已将晶体管密度从2025年的155百万/平方毫米提升至2026年的238百万/平方毫米（相当于台积电N3节点密度水平），并规划到2031年达到400+百万/平方毫米（相当于台积电14A节点密度水平）。在系统层面，华为目标在2030年前实现超级计算集群（superPoD）总算力125倍的提升，对应约每年3.3倍的复合增速。

τ 定律：从"缩小尺寸"到"压缩时延"的范式转变

六十年来，摩尔定律通过持续缩小晶体管几何尺寸来驱动半导体性能提升。然而据华为的技术论文，随着前沿制程单颗芯片研发成本突破十亿美元，最先进节点的单晶体管成本已不再持续下降，纯粹的几何微缩已进入收益递减区间。

华为提出的 τ 定律，将"时间常数 τ "确立为跨越整个计算堆栈的统一优化目标——涵盖从单颗晶体管开关延迟到数据中心级别的工作负载，横跨十二个数量级。华为在论文中将其定义为：自丹纳德（Dennard）缩放定律以来，首个为整个计算堆栈建立统一优化目标的缩放原理。

根据华为发表的技术论文， τ 定律通过四个协同层级加以实施：**晶体管层**（压缩本征开关与互连延迟）、**电路层**（通过LogicFolding垂直堆叠缩短关键布线及RC负载）、**芯片层**（设计与工艺协同优化，压缩总执行时间）、**系统层**（通过统一总线UnifiedBus与近封装光学互连Hi-ONE，将集群通信延迟从数十微秒压缩至约100纳秒）。

LogicFolding：突破密度与频率的双重瓶颈

在电路层，华为的核心创新是"LogicFolding"技术。与台积电SoIC同样采用双芯片垂直堆叠的方案表面相似，但华为通过实现低于2微米的混合键合间距（bonding pitch），将堆叠粒度从"芯片对芯片"（die-to-die）推进至"单元对单元"（cell-to-cell）——即将逻辑电路中的组合逻辑与时序逻辑分别对应的计算与存储功能进行垂直堆叠。

据伯恩斯坦分析，这一突破的意义在于，LogicFolding不仅提升了晶体管密度，还通过缩短相邻晶体管之间的关键路径互连RC延迟，在密度与频率两个维度实现同步改善。相比之下，传统



3DIC封装通常仅在芯片级别叠加SRAM与逻辑芯片，受制于较大的键合间距，无法实现等效的延迟压缩效果。

在具体数据上，LogicFolding在移动端SoC上实现了晶体管密度55%的阶梯式提升，同时在固定制程节点下带来41%的功耗效率改善。伯恩斯坦预计，该技术将率先应用于华为下一代Mate 90系列手机。

系统层突破：光互连与统一总线重塑AI集群架构

在系统层面， τ 定律同样设定了激进的规模化目标。

华为的近封装光学互连技术Hi-ONE与统一总线网络UnifiedBus，旨在从根本上绕开物理距离带来的带宽瓶颈，将集群间通信延迟大幅压缩。

据华为路线图，上述系统级创新与芯片层技术协同，目标在2030年前实现superPoD总算力125倍增长。伯恩斯坦强调，集群级别的大规模算力提升才是AI客户的核心需求，这也使得 τ 定律的价值不局限于单颗芯片的性能参数，而是延伸至整个AI基础设施体系。

该技术框架与华为此前在UB-Mesh（一种分层局部化多维全网格数据中心网络架构）论文中阐述的互连架构形成完整技术闭环，从互连组网到封装工艺，构建了一套端到端的延迟优化体系。

硬件层的本土化叙事

伯恩斯坦总结认为， τ 定律对中国半导体产业的深层影响与DeepSeek的逻辑高度相似。DeepSeek以算法效率突破，触发了国内AI全栈本土化的投资浪潮； τ 定律则以可量化的芯片性能演进路线图，为国内半导体全栈本土化投资提供了更坚实的信心基础，进一步强化了市场对半导体国产替代的长期结构性叙事。

据伯恩斯坦研究分析， τ 定律路线图对国内晶圆代工、先进封装供应链及AI芯片生态均具结构性利好。在AI芯片设计层面， τ 定律为国内加速器及CPU厂商在现有制造边界内实现架构协同优化提供了更明确的路径。

正如伯恩斯坦所总结： τ 定律是一个可预测且可规模化的长期演进指标，正将中国科技自主创新的边界从AI软件算法层，系统性地延伸至芯片硬件层。

风险提示及免责声明

市场有风险，投资需谨慎。本文不构成个人投资建议，也未考虑到个别用户特殊的投资目标、财务状况或需要。用户应考虑本文中的任何意见、观点或结论是否符合其特定状况。据此投资，责任自负。

限时权益申领

* 体验资格每人限申领一次

扫码
免费领取

VIP会员·7天畅读卡 | 大师课·入门串讲



限免

463 收藏

分享到:

写评论

请发表您的评论



表情



图片

发布评论

3 条评论



傻春

4小时前 中国天津

三大技术-目前都有公司在用，就是没融合使用-问题这次不会又是5G低频事件。。。太难了。



0



回复



MobileUser4459

VIP会员

8小时前 中国湖北省

伯恩斯坦是谁？



0



回复



萝卜地里挪

8小时前 中国浙江省

伯恩斯坦？ 哪个伯恩斯坦？ ？ ？ 承东.伯恩斯坦？ ？



3



回复

